Начал разбираться со схемой
Quote:
цитату из исходников горячо любимого MESS
этот фрагмент неверен, в системе всё завязано на единственный кварц (20МГЦ), который делится на 9 внутри 580ГФ24
на схеме блок VIDEO-CPU занимается, как я понимаю, регенерацией памяти, отрисовкой видеобуффера (странно, что нет возможности задать произвольным образом начало окна для отображения) и формированием корректного адресного цикла к ОЗУ при получении запроса от процессора.
В целом этот блок построен как конечный автомат на базе единого счётчика (разные биты которого формируют разные последовательности действий). Назовём его счётчик стобца. По завершении общего цикла запускают счётчик строки. И ещё есть 2 генератора одиночных импульсов на синхросигналы (строки и кадра). До конца в деталях я пока не дошёл, на схеме сигналы К0 и К1 осуществляют переключение линий адреса для мультиплексора шины адреса. К0 скорее всего определяет фрагмент адреса (RAS или CAS) для цикла обращения к 565РУ5, а вот К1 по идее задаёт источник запроса (процессор или же система регенерации/отображения). И там их похоже либо по циклу переключают, либо пускают процессор по необходимости по завершению внутреннего цикла на мультиплексоре.